# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-106648

(43) Date of publication of application: 07.09.1977

(51)Int.CI.

G06F

G06F 11/00 H03K 3/00

(21)Application number : 51-023290

(71)Applicant: HITACHI LTD

(22)Date of filing:

05.03.1976

(72)Inventor: KAZAMI HARUO

# (54) PULSE ABNORMALITY DETECTING DEVICE

## (57)Abstract:

PURPOSE: To provide a pulse abnormality detecting device to detect abnormality in the pulse signal of a synchronous interface by find out an instantly abnormal and intermittent trouble detecing whether the width of input pulse stays within the maximum and the minimum pulse width specified in the specification by data signal.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### 19日本国特許庁

# 公開特許公報

①特許出顧公開

昭52—106648

⑤Int. Cl².G 06 F 1/04G 06 F 11/00H 03 K 3/00

②特

識別記号

②日本分類97(7) F 0197(7) G 098(5) C 0

庁内整理番号 6745—56 6676—56

6628-53

砂公開 昭和52年(1977)9月7日

発明の数 1 審査請求 未請求

(全 5 頁)

タパルス異常検出装置

願 昭51-23290

②出 願 昭51(1976)3月5日 ②発 明 者 風見暗雄

秦野市堀山下1番地株式会社日

立製作所神奈川工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号

邳代 理 人 弁理士 薄田利幸

明 細 書

1. 発明の名称 パルス異常検出装置

#### 2. 特許請求の範囲

①、入力パルス信号のパルス市を所要の基準 値と対比して前記パルス信号の異常を検出する パルス異常検出装置において、前記パルス信号 をもとにパルスを生成する手段と、該手段の出 力を遅延する手段とより成り、前記基準値を少 なくとも一つ設定し前記パルス信号の異常を検 出するパルス異常検出装置。

②、特許請求の範囲①に記載のパルス異常検出装置において、前記遅延する手段の遅延時間を前記基準値のうち最小の値に設定し、前記遅延する手段の出力が前記入力信号と時間的に合致しないとき前記パルスを生成する手段が再度パルスを生成して、前記基準値のうち最小の値より小さい前記パルス信号を検出することを特徴としたパルス異常検出装置。

③、特許請求の範囲①に記載のパルズ異常検 出典性において、前記パルスを生成する手段の 出力パルスを前記基準値のうち最大の値の時間だけ遅延してえた信号と前記パルス信号とが時間的に合致するとき前記基準値のうち最大の値より大きい前記入力信号を検出することを特徴とする異常パルス検出委員。

# 3. 発明の詳細な説明

本発明はパルス異常検出装置に関し、特に電子計算機の餌り検出回路部等に用いられるパルス異常検出装置に関する。

トラブルとなった。

本発明はとのような瞬間的に発生する異常な間欠障害に対する解決策を提供することを目的としており、入力データのパルスが正常を波形であるか否かを瞬間的にチェックする機能を有しており、特に非同期なインターフェースのパルス信号の異常の検出に有効に作用するものである。

本発明のパルス異常検出装置における入力信号はチェックされるデータ信号のみであり他に特別な入力信号は一切必要としないことも大きな特徴である。また、本発明による入力データパルスの異常の検出態様の一例は次の通りである。

(4) 入力データのパルス市が仕様による最小のパルス市(システムが正常に動作することを保証されるパルス市の うち最小値を指し、パルス異常検出の基準値の一つとなる)より短かい場合、その入力データを異常として検出する。すなわち、この場合は第1図4に相当し、これ

第2回において、1は波形整形を行う肯定回路、2,6と9~11はエッシトリガタイプフリップフロップ、3は遅延時間がAのデイレー回路、4は排他的論理和回路、5は遅延時間がBのデイレー回路、7は同じく遅延時間がCのデイレー回路、また8は否定回路である。

次に、本実施例の動作を第 3 図~第 5 図を用いて説明する。

先ず第5回を用いて、入力データが正常な場合の動作について説明する。

サエックされるパルス巾がXの入力データは 肯定回路 1 に入力され彼形整形されることに正 り、本実施例の各構成要素(各負荷回路)に正 日状態に極力悪影響を与えないようにしている。 肯定回路 1 の出力(们はエッジトリガ型フリップ フロップ 2 のトリガ用信母として入力のパルスプ フリップフロッガ 2 は同回路 1 よりのパルスス 力があるとトリガされ、その `1' 出力(口)と '0' 出力(1)の出力を互いに反転する。との '0' 出力 はラインにノイズが乗ったとき、また論理的不 良によりハザートが出たとき等に発生する。

(周) 入力データのパルス巾が仕様による最大のパルス巾(パルス異常検出の他の一つの基準値)より大きい場合、当該入力データを異常として検出する。この場合は第1 図Bに相当し、これは温度かどシステムの周辺の環境条件の変化により間欠的に発生するショート等により発生する。

(A) 人力データのパルスがチャタリング、リンギングなどを起して途中でレベルが落込み、仕様による最小パルス市より短い複数個の間欠パルスとして入力する場合、同様にその入力データを異常として検出する。これは第1図Cの場合に相当する。

以下、本発明の一実施例を添付図面を用いて詳細に説明し、本発明の技術思想を開示する。

第2図はその一実施例の構成を示すプロック ダイアグラムであり、第3図~第5図はその動作を説明するための波形図である。

はディレー回路 5 に加えられー定時間 4 だけ遅延され (第 3 図出)、この遅延信号出と上述の 11 出力 10 は排他的論理和回路 (以下、 B 0 R 回路と略する) 4 に加えられ、第 3 図附の波形信号をうる。従って、 入力データが入る毎にフリップフロップ 1 はトリガーされ、 B 0 R 回路 4 はディレー回路 3 の遅延時間 4 に 等しい時間 巾のパルス信号附を出力することになり、この時間巾 4 は少くとも本実施例の各構成要素を配動するに最小限要する時間を潰すように設定されている。

BOR回路4の出力例はデイレー回路5に印加されその遅延時間Bだけ遅延され第3図Nのようになり、フリップフロップ2の入力にフィードバックされる。とこで、遅延時間Bはチェックすべきパルス巾の仕様の最小値に設定されている。なお、上述の説明から明らかなようにフリップフロップ2の入力は整形された入力データ信号(1)とディレー回路5の出力Nとの論理和されたものである。

特別 四52-106548(3)

次に、これ以降の動作は入力データのパルス巾 の違いによって異ってくるので、以下、入力デー Ιのパルス巾を第1図に例示した場合に基づいて 分けて、異常入力パルスの検出動作を説明する。 (4) 入力データのパルス巾が仕様の最小パル スカより小さい場合の検出動作 (第1回四会照) 前述のEOR回路4の出力景はエッジトリガ 超フリップフロップものトリガ端子 T に加えら れ、また整形入力データ们の反転信号がその他 の娘子Dに加えられている。従って今、入力デ ータのパルス市Xが第4図(1)のように仕様の最 小パルス市Bより狭い XAの場合、その入力信 号による前述のようなパルス処理によりデイレ - 回路 5 からの出力は第4 図1つようになり、 との出力パルスにょりフリップフロップ2は再 **废トリガーされる。とのトリガーにょるNOR** 回路の再出力は患4図(べ)のようになり、フリ ップフロップ6をトリガーする。 すなわち、フ リップフロップ6は入力データのパルス巾が仕 様パルス巾より狭く異常であることを検出する。

ちなみに、入力データのパルス市が仕様パルス市おより広とき、オなわち正常な遅延ロカカによる遅延ロカカルスによる遅延ロカカのときにはその入力がわれても、その印が増子Tに印加されても、その印かにはなるとして入力データは第3図(Mによりつけている。 第4図(Mによりりい ブラロップ 2 は再度トリガされない。 結局フリップロップ 6 はトリガされず、何ら異常は検出ない。

(月) 入力データのパルス巾が仕様の最大パルス巾より広い場合の検出動作(第1 図(月参照)) 前述の B U R 回路 4 の出力はデイレー回路 7 に加えられその遅延時間 C だけ遅延されてエッシトリガ型フリップフロップ 9 のトリガ端子 T に入力される。 ここで、 この遅延時間 C はチェックすべきパルス巾の仕様の最大値に 設定されている。また、フリップフロップ 9 の D 端子は 整形データ信号(川が加えられている。 徒って、

今、入力データのバルス市 XB が仕様の最大バルス市 C より大きいときにはデイレー回路 7 の出力(内) は 第 5 図 (内) のように なり、 この出力は第 5 図 (内) のよう な入力データと一部時間的に 重複し、よってフリップフロップ 9 は これらの入力信号によりトリガされる。

入力データのパルス(I)が仕様の最大パルス巾 C より狭い場合、すなわち正常な入力パルスで あるときには第5図(I)のような遅延出力も第3 図(I)のような入力データは時間的に一致せず、 従ってフリップフロップタはトリガーされない。 よって、入力データのパルス巾が仕様の最大パ ルス巾より広い場合のみ当該入力データが異常 である旨をフリップフロップタで検出する。

(C) 仕様の最小パルス時間巾内で入力データパルスが複数入力する場合の検出動作(第1図 (C)参照):

前述の B O R 回路 4 の出力 別はエッジトリガ型フリップフロップ10のトリガ端子 T に、またディレー回路 5 の出力 (2 は同フリップフロップ

の強子Rに加えられ、さらに同フリップフロッ プの 'o' 出力は同型フリップフロップ11のトリ ガ端子Tにも印加される。そして、これらフリ ップフロップ10と11はカウンタを構成しているo 今、入力データパルスが仕様の最小パルス巾B の時間範囲内で第6図(イ)のように複数入力した とき(図示ではる個の場合を図示している)、 最初の入力パルスX1による第6図桝のようなど OR出力によりフリップフロップ10はトリガさ れ、さらに選延出力(第6図27)により問フリ ップフロップがリセットされる前に第2の入力 パルスX2が入力されるので、何X2によるBUK 出力 (第 6 図(ポ)) は同フリップフロップのリ セット前にトリガ端子Tに加わる。この場.合に はフリップフロップ11はフリップフロップ10の "0"出力によりセットされる。すなわち、入力 データパルスが仕様時間巾B内で少くとも2個 入力したときにはEUR回路 4 より少くとも 2 個のパルスをフリップフロップ10に加え、その 入力パルス数のカウントを最終的にフリップフ

\*特別 昭52-106648(4)

ロップ11で行い、入力パルス(I)の異常を検出する。

この(のの場合は上述のように入力パルス巾が 仕様最小巾 B より 狭い場合であるから当然(4)の 場合にも相当し、当該入力の異常はフリップフロップもでも検出されるが、当異常検出装置で はフリップフロップ11が動作したときには他の フリップフロップ6 に優先させているので、(4) と(1)の場合の返回はない。

を記しているが、入力データのパルス の検出を別々に行うか、またはパルス巾の仕様の最大値と最小値が等しい場合にはこれらの ディレー国路 5、 6 は共用化することができ、 この場合にはディレー国路 5 の出力を直接フリップフロップタのトリガ端子下に加えることが できる。

また、以上の突施例のフリップフロップ 6、9、11のリセット 備子には外部からリセット 信号が加わるようになっており、検出動作をした

特別 MS22-10009 81 4 7 当該フリップフロップはすべて放りセット信号 によりリセットされる。

なお、本発明のパルス異常検出装定は電子計算機の誤り検出用の他、一般的にパルス信号の 異常発生・処理を行うような通信器、計測器等 に広く適用できることは容易に理解できる。

# 4. 図面の簡単な説明

第1図は本発明の検出機能の一例を示す図、 第2図は本発明の一実施例の構成を示すプロッ クダイアグラム、第3図~第6図は第2図の実 施例の動作を説明する波形図。


1 ··· 肯定回路。 4 ··· N O R 回路、

2 , 6 , 9 , 10 , 11 …エッジトリガタイプフリップフロップ、


3 , 5 , 7 …デイレー回路、


8 …否定回路。

#### 十 1 図



代理人弁理士 薄 田 利 幸心(家)





# # 5 EQ (4) \_\_\_\_\_C \_\_\_\_

